I2S teise seadmesse ja reclocking DACis

[moi]

Vs: I2S teise seadmesse ja reclocking DACis

Sisend peaks ikka I2S olema seal skeemil aga DACidele läheb RJ kanalite vahelise viitega. Või tegelikult peaks korrektsem olema, et kui LRCK inverteerida ja väikse kanalite vahelise viitega rahul olla saab AD1865le otse I2S sisse anda.

[pupsik46]

Vs: I2S teise seadmesse ja reclocking DACis

Ei saa, vaata timinguid datasheetidest (näiteks PCM1792). Ainult RJ saad LRCK invertimisega.

[moi]

Vs: I2S teise seadmesse ja reclocking DACis

Hea et tähelepanu juhtisid, olin selle asja juba unustanud ja nüüd kahe silma vahele jätnud. Kontrollisin üle, mu praegusel AD1865 DACil on CS8414 kivi muundiriks ja seal on väljund formaadiks just see RJ ehk 18 Bits LSBJ.
Ehk siis kokkuvõttes tuleb ikkagi natuke loogika kive kasutada, et I2S ja AD1865 kokku lasta ja erineva bitilisusega signaalidega kipub keeruliseks minema.
Peab vist ikka SPDIF peale jääma, see on ka uuel DACil olemas, muud variandid kipuvad kalliks minema.

[pupsik46]

Vs: I2S teise seadmesse ja reclocking DACis

Aga kuhja loogikakivide asemel kasuta CPLD, kokkuvõttes lihtsam.
DSP I2S väljund on mitmebitine?

[moi]

Vs: I2S teise seadmesse ja reclocking DACis

DSP I2S väljund on selline, kasutan 96 kHz sagedust:
Data format is 64 bit clocks per sampling period, organized in two 32-bit time-slots with msb of 24-bit data aligned to the left. Sampling frequency is the one selected for the master clock (48, 96 or 192 kHz).
See teeb muidugi elu lihtsamaks, kui arvestada ainult konkreetse DSP I2S väljunditega ja ega ma DACidele muud seadet hetkel sisendisse ühendada ei plaani.
Samas kui nagunii mingit loogikat tuleb vahele aretada võiks juba ka reclockingu lisada. See, et pean I2S DSPst välja viima ja kablid peaksid olem pistikutega ja kuskil 1 m pikad vähemalt, tekitab ka vist natuke reclockingu vajadust.

[pupsik46]

Vs: I2S teise seadmesse ja reclocking DACis

Teoreetiliselt peaks ümberarvutama 24-18bit. Või liigseid bitte (LSB) mitte kasutama. Õigem lahendus oleks aga kasutada ASRC (AD1896 või TI SRC mingisugust).
Been there, done that

Edit. Asi ei tasu vist ära. Kui väga tahad DACi ehitada, siis on mõtekam kaasaegne deltasigma kivi panna.

[moi]

Vs: I2S teise seadmesse ja reclocking DACis

Ega ei taha delta sigmat, tahan ikka AD1865-te.
Aga tuleb väike mõtlemise koht, et kui palju ikkagi investerida DACi, kas kunagi hiljem ei tule tunne, et kuidagi poolik asi sai tehtud ja oleks võinud näiteks I2S FIFO II KIT, Dual XO II Clock Board with 45/49 XOs and sockets ja I2S to PCM converter board V2.0 siit vahele panna. Või jääda SPDIFi peale.

[moi]

Vs: I2S teise seadmesse ja reclocking DACis

Tegelikult tuleks vist nii teha, et SPDIFi peal DACid järgi ühendada ja siis jitterit mõõta/hinnata, võibolla on see nii madal, et reclockinguga pole mõtet jännata ja siis pole ka I2S kasutamisel mingit mõtet.
Jitterit mõõdaks umbes nii: http://www.diyaudio.com/forums/digit...al-matlab.html

[pupsik46]

Vs: I2S teise seadmesse ja reclocking DACis

Jääb selline mulje, et sa teed midagi tegemise pärast.
Mis sagedusel kvartsid või ostsillaatorid sul DSPl on?

[moi]

Vs: I2S teise seadmesse ja reclocking DACis

Ei tee tegmise pärast, teen sest DSP plaadil olev DAC tundub kehva ja seal on elektrooniline volumi keeramine.
Ainus kvarts, mille ma DSP plaadil tuvastada suudan on 24.576 MHz noname, DSP prose ise peaks 250 Mhz olema (DSP56725). Organiseeritud umbes sedasi kuidas pildil näha. Vist käib kõik sisse välja data selle kella järgi. Olen ka mõelnud, et panna DACi lihtsalt korralik kell ja sealt siis saata se ka DSPle ja nad niimodi sünkroonis hoida ja jitter alla tuua.

[pupsik46]

Vs: I2S teise seadmesse ja reclocking DACis

Mina alustaks korralikust "kellast".

[moi]

Vs: I2S teise seadmesse ja reclocking DACis

Umbes selleni olen ma ka ise jõudnud aga ei ole kindlust, et saan DACi oma kella peal tööle panna ja/või DSP sellega sünkroniserida.

[moi]

Vs: I2S teise seadmesse ja reclocking DACis

Asünkroone rekloking. MSB "timmimine" muutis spektrit, kindlasti tasub lisada enda projekti.
Vasakul pool on spdif vastuvõtja cs8416 ja Yamaha dig. filter.

Uurisn veel seda skeemi ja jääb mulje, et kuskil on midagi valesti või ei saa ma millestki aru.
Kuidas sul seal asünkroone rekloking toimub? YM3434 seda vist ei oska, andmeleht on kül väga lakooniline ja otsest infi sealt ei leidnud.
Küsin kuna endal on uues DACis AK4113 kivi, mis teeb umbes sama mida cs8416 ja YM3434 kokku. AK4113-l on küll kvartsi külge ühendamise võimalus aga ta töötab ka lima selleta, ehk väline kell on lihtsalt õige sageduse valikuks aga kogu väljundsignaal pekas SPDIFist saadud kelle peal käima. Või olen valesti aru saanud?

[pupsik46]

Vs: I2S teise seadmesse ja reclocking DACis

YM3434 on dig. filter, rekloking on 74AC574 kiviga. D flip-flop tasandab dig. filtrist tulevate signaalide frondid.

Lappasin AK4113 andmelehe kiiruga läbi, tegemist on ainult s/pdif vastuvõtjaga.

[moi]

Vs: I2S teise seadmesse ja reclocking DACis

Mis määrab seal YM3434 väljuva data sageduse, CS8416 kaudu tulev SPDIF kell või kvarts?
AK41113 jah filterdamist ja oversamplingut ei tee.