GPS-korrektsioon kvartskellale

[fre]

.......
Et varikapile sobiks pinge pigem piirkonnas 1....3V,
siis ehk takistitega sobivalt "mängides" veaks saadud
väljundpinget kuidagi toitepingele lähemale. Eks see
skeemiosa ka välja kujuneb edasiste katsetuste käigus...

Niisama lihtsalt see peakski õnnestuma:

Selle "töö" teeb ära 240kΩ takisti R2, mis on kahekordne DAC-i väljundtakistus.
Niisuguse pingejaguri vahendusel hakkab varikap saama pinget vahemikus
1...3V, muutuste "samm" seetõttu aga ühtlasi väheneb 200mV-lt 133mV-le.
DAC-i takistid jätsin skeemil nummerdamata, arvatavasti tuleb nendest selline
"kuuejalgne moodul" teha.
Järgmisena on ees kvartsiga ühendatud detailide valik. Sellest edaspidi...

PS. Tegelikud mõõtetulemused loenduri kõigil 16 seisul.

Pinge digitestriga mõõdetuna R2 "alumisel" otsal:

seisul "0" - 1,06V
seisul "1" - 1,19V
seisul "2" - 1,32V
seisul "3" - 1,45V
seisul "4" - 1,58V
seisul "5" - 1,71V
seisul "6" - 1,84V
seisul "7" - 1,97V
seisul "8" - 2,10V
seisul "9" - 2,23V
seisul "10" - 2,36V
seisul "11" - 2,49V
seisul "12" - 2,62V
seisul "13" - 2,75V
seisul "14" - 2,88V
seisul "15" - 3,01V

R2 ei ole täppistakisti, on lihtsalt juhuslik ettesattunu, seetõttu tekkis
"samm" 130mV (kui ta oleks aga veidi suurem, täpselt kahekordne
DAC-i väljundtakistus, oleks "samm" arvutuslikult 133,(3)mV).
Varikap võib sellega saada pingevahemiku 1,06...3,01V, aga
eks see pinge tööolukorras sinna 2V lähedale peaks jääma.

[fre]

Jah, väljatransistore muidugi võiks kasutada, kui neid
samamoodi hunnikus oleks kohe kodus käepärast võtta.
Samuti võiks lääne loogikat vene omade asemel kasutada,
kui neid samuti karpide viisi käepärast võtta oleks.
Siinkohal annaks mõningad vasted "vene" - "lääne":
К561ЛЕ5 - CD4001
К561ЛА7 - CD4011
К561ТМ2 - CD4013
К561ИЕ14 - CD4029, MC14029
К176ИЕ12 - vaste puudub.
Lisaks veel, "vene" К561 seeria kohta pakutakse, et nende
toitepinge võib olla piirkonnas 3...15V, К176 aga 9V +/- 10%.
Üldjuhul К176 "on nõus" samuti töötama toitepingel 3V.

Tähistustega tasub ka tutvuda, mainin siin mõnda vaid lühidalt:
Täht K tähendab "laiatarbe", see võib eest ka puududa.
Kui ees on КР, tähistab see harilikult keraamilist korpust,
muidu määrab korpuse tüübi siiski vaid seeria number.
Kui järel (või eraldi) võib kohata tähistust ВП, on tegemist
kõrgema kvaliteediga (sõjaväeline toode).
Tasub meeles pidada, et "lääne" loogikal on esitähed tavaliselt
tootjafirma tähistus, mistõttu võib erinevaid kohata. Lõputähed
(peale numbreid) aga annavad tavaliselt korpuse tüübi.

[tcumen]

Kogu skeemi töötamise indikatsiooni saaks vast üheksa LED-iga teha,
igale ka suure sisendtakistusega vaheskeem

Miks mitte hoopis FET-e kasutada?

[fre]

.......
Kontrolliks-mõõdaks väljundpinget
kõigi 16 loenduri seisu puhul, .......

Loenduri seisul "0" on DAC-i väljundpinge 0,00V,
seisul "1" - 200mV,
seisul "2" - 390mV,
seisul "3" - 590mV,
seisul "4" - 790mV,
seisul "5" - 980mV,
seisul "6" - 1,18V,
seisul "7" - 1,38V jne.
kuni seisul "15" oli väljundpinge 2,97V,
seda siis selle skeemiosa toitepingel 3,18V.
Digitestri sisendtakistus on vast megaoom või rohkem.
Kui mingi +/- 10mV paneks mõõtetäpsuse arvele,
siis "sammuks" võiks lugeda ümaralt 200mV.
Digi/analoog muunduse täpsus paistab jäävat ka
10mV piiridesse, mida kokkuvõttes võiks pidada
väga heaks tulemuseks.
Et varikapile sobiks pinge pigem piirkonnas 1....3V,
siis ehk takistitega sobivalt "mängides" veaks saadud
väljundpinget kuidagi toitepingele lähemale. Eks see
skeemiosa ka välja kujuneb edasiste katsetuste käigus...

[fre]

Proovimakett täiendatud VCXO skeemist (postitus #23) hakkab ka kokku saama,
sinna lõppu lisasin veel К561ИЕ16, et ühtlasi mulle vajalikke 128Hz ja 8Hz saada.
DAC-i koostamiseks leidsin mingi koguse täppistakisteid 80,6kΩ, need siis oleks 2R.
Selliseid kahekaupa rööbiti (40,3kΩ) oleks R (kolme vajaliku R tegemiseks kuus tk.).
Loodan et sobivad, on piisavalt kõrgeoomised. Kontrolliks-mõõdaks väljundpinget
kõigi 16 loenduri seisu puhul, ostsilloskoobiga "treppi" vast ei hakkakski vaatama.

[fre]

.......
On üks projekt plaanis ja sobiks sinna.

Kui saladus pole, mis täpsemalt?

Kogu skeemi töötamise indikatsiooni saaks vast üheksa LED-iga teha,
igale ka suure sisendtakistusega vaheskeem (siin üks võimalik variant):

Alumised neli näitaks loenduri seisu, lihtsalt kahendsüsteemis.
Hea oleks vahel neile pilku peale visata, eriti "sissetöötamise" alguses.
Võrgupinge puudumise ajal (akutoitel) oleks nad üldse kustunud.
SEK ja MIN töötaks veidi erinevalt, sõltuvalt sellest kumba "etaloni"
parasjagu kasutan. Sellest olen juba varem kirjutanud.
Niisugused mõtted siis esialgu, kuni maketeerin täiendatud VCXO
skeemi, mis on eelmises postituses.

[fre]

Teema värskenduseks paneks siia veel ühe skeemijupi,
mis on küll veidi toores esialgu, nagu mõttedki veel, aga
selgitamiseks ja soovijatele kaasa mõtlemiseks abiks ikka:

See osa saaks eraldi pisut madalama, stabiliseeritud toitepinge.
Skeemis on tinglikult stabilitron, aga kaks punast LED-i jadamisi
teeks samuti sobiva pingelangu piisava stabiilsusega.
Loenduri väljunditelt 1-2-4-8 läheks info veel lisaskeemile, mille
vahendusel saaks jälgida loenduri seisu. Lihtsamal variandil
kasvõi nelja LED-iga, midagi keerukamat vast polegi vaja...
Prooviks seekord ka VCXO teistsugust lahendust, lihtsam nivood
omavahel sobitada. Kella plaadile saaks F anda otse К176ИЕ12
sisendile Z, jättes ära sealt transistoriga sobitamise osa.
R4 ja R5 väärtustega tasuks vist katsetada, et kvartsgeneraator
võimalikult madala toitepingega käivituks. C3, C4 ja C5 valikuga
saab paika õige sageduse (kui loendur on seisus "7") ja sellest
kõrvalekallutamise mõju sobiva tugevuse.
Nii taotleks töötamist põhiliselt seisude piirkonnas "5"..."9".

Selle postituse skeemil on peale loendurit veel jaotus DAC (digi-
analoog-muundur) ja VCXO (pingega tüüritav kvartsostsillaator),
aga kõik see kokku lähekski eespool oleva skeemi punktiirjoone
sisse "VCXO"-ks. Sisend K annab sageduse muutmise "suuna".
Millalgi makettmontaaži tegema ja katsetama, detaile valima.

VCXO väljundsagedus 32768Hz oleks siis justkui selline "kodune
ajaetalon", mida on hea mitmele poole saata - programmkelladele
ja emakellale ning sellelt juba edasi liiniga igasse tuppa 8Hz.

Kui kunagi mõlema "-korrektsiooni" teema skeemid saavad
oma lõpliku (ja reaalselt töötava!) kuju, koondaks nad kokku
teemasse "Koostame CMOS skeeme", kus on ees "ootamas"
juba "Meloodiline uksekell", "Tahhomeeter / sagedusmõõtja"
ja faasdetektorite skeemid. Need kaks aga jääks kirjeldama
skeemiarenduse käiku aja jooksul, aga ka mõningaid muid
võimalikke versioone (nt. heliline indikatsioon LED-ide asemel)
või mõnele elektroonikahuvilisele sobivaid skeemifragmente.

[fre]

Ma kujutan ette, et töötamisel jääkski loenduri seis "võnkuma" oma keskväärtuse
(näiteks "7") lähedal, ehk põhiliselt piirkonnas "5"..."9". Kõike ei oska ette arvata,
ikka võivad ilmneda mingid nüansid. Reaalsus selgub alles maketeerimise ja
katsete käigus, aga sinnani läheb veel aega. Tegelen siis kui on aega ja tuju.
Esialgu võin isegi seda lihtsustatud (ilma reeversloenduri vaheskeemita)
varianti katsetada ja vaadata mis "vigureid" ta tegema hakkab.
Ilmselt see ei rahulda, tuleb muuta-täiendada ja teisiti teha.

R-2R skeemiga pole ma varem tegelenud, kogemused seni puuduvad.
Kui takistid suhteliselt kõrgeoomised panna, pole vist vaja mikroskeemi
väljundite takistusi arvesse võtta. Suurt täpsust sellelt DAC-ilt pole ju vaja.
Kena oleks selle 16 astmega "treppi" ka ostsilloskoobiga vaadata, selleks
peaks loendurile mingi taktsageduse sisse söötma...

Sagedussüntesaatorites faasdetektori järel olevas madalpääsfiltris (LPF) on
enamasti ka üks jadamisi RC ahel, seal on teema selles et tagasiside positiivseks
ei kujuneks ja süsteem võnkuma ei läheks, aga ka faasimüra vähendamise küsimus.
See kõik on ka omaette teooria, internetist võib leida sellise filtri arvutamise abi...
Mis selle vaste siin võiks olla, ma esialgu ette ei kujuta või kas sellele mõelda vaja on.

Siinsel PLL-il ja sagedussüntesaatorite PLL-il on nii ühiseid kui ka väga erinevaid
omadusi ja põhimõtteid, nii et mõtteainet jätkub veel pikemaks ajaks...
PLL töötamise üldpõhimõtted jäävad siiski samaks nii GPS-ga kui ka DCF77-ga
sünkroniseerimisel, seepärast ühelt teisele üle minnes (vahetades) üllatusi ei ootaks...

Minu need "kellaprojektid" juba ongi sellised pisut omamoodi, nii pole vist varem tehtud
(näiteks VCXO 32,768kHz ei toodetagi, pole vajadust olnud). Minu "kiiks" seisneb selles
et mulle meeldivad sekundiosuti sujuva liikumisega kellad. Neid aga (eriti kui neid mitu
on ja emakellalt koos töötavad) järsult õigeks panna ei saa (noh, saab ju, aga on tülikas
ja tüütu tegevus). Aga selle asemel käigukiiruse timmimisega saaks nad ikkagi korraga
kõik õiges ajas hoida. Noh, esialgu käsitsi vahel nupust reguleerides kui viga näha.
Trimmeri asemele varikap, siis skeemi edasi arendades saaks ka seda automatiseerida.
Sellest siis need kaks korrigeerimise teemat. Tänud nendele, kes mulle kaasa tunnevad
sellise imeliku "kiiksu" osas ja viitsivad ka skeemi arenduses kaasa mõelda!

[urmas78]

Vaja on PID loop taolist valemit. Loendur annab vaid I sellest valemist ja see on täpselt lõputult võnkuv.

[a1]

PLL mõte on selles, et faasivahe tõmmatakse nulli.
Antud juhul ei ole see vajalik, piisab kui viga jääb vahemikku +-0,5sek ja see ei pea korrigeeruma ühe seansivahega. See võib ka pidevalt pendeldada õige keskväärtuse ümber. Korrektsioon peab olema nii sügav, et viga (sama polaarsusega) ei kasvaks, korrektsioon ei pea esimesel võimalusel faasi vea polaarsust vahetama.

Iseasi, kui mingid välised tegurid, toitepinge, temperatuur, avaldavad sagedusele suuremat mõju, kui varikapiga tüürimine.

[fre]

.......
Korrektsioon peaks olema vähemalt nii sügav, et faasinihke kasv peatub.
Faasinihe ei pea ju ühe seanside vahega korrigeeruma või "+" muutuma "-" sex.

Umbes niimoodi ka mina mõtlesin kui lihtsustatud variandile läksin.
Siin aga on peidus vastuolu. Kui on alareguleerimine (ühe seansside
vahega faasinihe veel ei korrigeeru) jääb alles väike viga. Järgmise
vahega on juba topeltviga ja nii ta kasvab kuni lähebki sünkroonist välja.
Kui aga teha ülereguleerimine (ühe seansside vahega faasinihe siis
korrigeerub ja muutub vastasmärgiliseks), on olukord juba parem, kuid
keerulisem ja sellest arusaamiseks oleks vast abiks võimalike konkreetsete
arvudega mängimine, mis hõlmaks päris mitu seansside vahet.
Praegu enam ei viitsi sellist (pikka) näidet siia kirja panna.

[urmas78]

Arvan et hakkab genereerima, loendab palju plussi ja siis veelrohkem miinusesse ja nii edasi. Nagu pll kondensaatorite ahelas on lisaks kondedele veel üks konde läbi takisti, seda ahelat oleks vaja mis käib nagu konde läbi takisti.

[a1]

Kui piirduda lihtsustatud lahendusega, sundides VCXO-d ainult kahel
võimalikul sagedusel (ettekäimine / mahajäämine) töötama, tekib mõlemal juhul jama.
Toimub kas ala- või ülereguleerimine ja mitme "seansiga" hoopis koguneb käiguviga
mõlemal juhul, mille tagajärjel haakub süsteem hoopis "naabersekundi" külge.
Puudub see "kondensaator", mis vea suurust või paranduse väärtust meeles hoiaks.

Kondensaatori "tekitab" seansside tihedus. Korrektsioon peaks olema vähemalt nii sügav, et faasinihke kasv peatub. Faasinihe ei pea ju ühe seanside vahega korrigeeruma või "+" muutuma "-" sex.

[fre]

Seni väljamõeldud skeem jääb kõik alles, reeversloendur on ka tuttav asi.
Vana teema tahhomeetrist (seal polnud küll reeversit vaja), kus terve rivi
К561ИЕ14-id:
https://www.elfafoorum.eu/forum/tehn...105#post836105

Juba olemasolev skeem annaks loendurile suuna (liita või lahutada, +1 või -1).
Loenduri väljundisse paneks takistitest väikese R-2R rivi, nagu DAC või nii,
sealt siis saab VCXO jaoks juhtpinge, 16 võimalikku väärtust kahe asemel,
et automaatikasüsteem võnkuma ei läheks. Klassikalises PLL ahelas on
kondensaator, siin täidab selle ülesannet ja "hoiab meeles" reeversloendur.
Käivitamisel annaks talle seisu "7" või "8" (VCXO annaks siis 32768Hz),
iga "seanss" parandaks selle kas +1 või -1 võrra. Muust käsitsi timmimisest
võib selle lisaskeemiga ehk isegi loobuda, mingi indikatsioon loenduri seisust
võiks ka olla, et hea oleks töötamist jälgida.

Et miks GPS välja lülitada... Öko, ütleks, voolutarve on suur et koguaeg töös
hoida (eriti siis "kui ahvid voolu ära võtavad" ja akutoitele jääb).
Pealegi piisab mõnest minutist ööpäevas ja "seansse" sagedamini kui korra
ööpäevas teha ilmselt ka vaja pole.

PS. Eelneva jutu kohta selgitav skeemiosa ka juurde:

K annab loendurile suuna - liita või lahutada, trigeri väljundilt.
DAC-i väljundist FK saab juhtpinge VCXO varikap.
Takistid R ja 2R võib vast suhteliselt kõrgeoomised panna,
sest varikap ju voolu ei tarbi.
Esialgsel käivitusel tekib seis "7" (1 + 2 + 4).
GPS mooduli väljalülitamise hetkest saab impulsi sisend C
ja loenduri seis muutub ühe võrra "õiges vajalikus suunas".
C jaoks saaks signaali RX väljundilt, siis võiks olemasoleva
DCF77 plaadi ka ümbertegemata jätta, ainult inverteerimine
tuleks loenduri ette teha (nt. lihtsalt ühe transistoriga).
Seis jääb kestma järgmise korrigeerimisseansini.

Nii võiks ta vist töötada...

[urmas78]

Loogikatega on kõike seda päris raske teha, läheb keeruliseks. Pakun ikka protsessorit välja, vaid 1 kivi protsessori näol ja tarkvaraga saab selle kõik seal sees hästi tehtud. Võin tarkvaraga aidata. Gps on niikuinii digitaalne julla seega analoogiks seda projekti lõpuni nimetada ei saa. Või kui kõike ei taha siis pakun välja et 1 protsessor loeb maha gps-ilt tuleva kella ja annab välja minutiimpulsi, selle abil ei saa sekund valeks minna, valeks saab minna vaid terve minut ja see ei tohiks olla võimali, et nii suur erinevus tekiks.
Kui küsida tohib siis miks on plaanis gps välja lülitada?