Kas saan õieti aru mikrokontrolleri põhimõttest

[murphy]

Võtame 8 bitise CPU, yhendame datasiinid mälude (RAM, FLASH) vahel, samamoodi ka write enable ja read enable otsad, adresisiini ainult erinevusega et liasme sinna siisnipeale lisa flasi(tegelikkuses teeb vastava dekooderi loogikaelementidest) flashi väljundid ühendab iga seadme chip enable otsakülge, nüüd programeerib flashi nii ROM(flash) adresiriba alguses, siis ram. Nyyd paneme datasiinile rregistri, loendusotsale yhendame & elemendi väljungi ja kahte sisendisse lähevad Write enable ja flashist (dekooderist) tulev ots. siis saab väljund pordi, sisendi saamiseks kasutame registri asemel latchi ja write enable otsa asemele läheb read enable.
Loodan et saite aru mida mõtlesin.

[andreie]

Umbes nii jah. CPU + FLASH + SRAM + perifeeria mugavalt ühe kivi pealt, valmis protsesse kontrollima

[murphy]

seega kui mul on prose millel on ette nähtud väline flash siis võin sinna külge panna suvalise arvu porte kahandades samal ajal mälu suurust.

[felch]

Kui tal on eraldi IOR/W otsad, jääb mäluruum alles. Lisaseadmed mäpitakse siis I/O seadmetena eraldi alasse. Aadressdekooder võib ikkagi vajalik olla.

[murphy]

RE , WE ja CE on ja data ja adresisiin muidugi, rohkem otsi ple, prose ise on muidu MC68HC11A1, porte teisel nati vähevõitu, muidu hea kivi. Tegelt mingid XIRQ ja IRQ on ka, need võivad olla, kuigi datasheedis ei jäänud silma nende otstarve.

[felch]

IRQ - interrupt request. Kutsub esile katkestuse põhiproges. See pole päris see.
Motorolast ma suurt midagi ei tea aga nt. Zilogil on olemas IORD ja IOWR koivad. Inteli 8051-l jälle ei ole.
Ilmselt pead ikkagi osa mälu aadressiväljast I/O-le ohverdama.

[murphy]

jah, see ju mega vähe, ytleme et eraldan 4X8 bitti, saan 4 porti , ja 4 baiti ple mingi suur mälu kogus

[felch]

Tavaliselt tehakse aadresside dekooder võimalikult lihtne. Tulemuseks on, et saab mingi adrede vahemiku ühe seadme jaoks, mitte konkreetse adre. SEalt jamad tulevadki.

[murphy]

Ma naq arvasin ka et loogikaelementidest on lihtsam teha kui ehitada mingi jubesuur dekooder, ja nagu datasheedist aru sain siis on see vahemik 2 , naq et yx tyhi adre peale nimetatud veel, ja ma avan ka mix, sest asi võib vea teha ja valesse kohta kirjata, või mis?

[felch]

Adreväli jäetakse suurem vajalikust ikka seepärast et nii saab lihtsama dekoodri. Kui skeem on korras, siis ta ei eksi ja kui peaks eksima, pole suuremast väljast abi ikkagi.
Miks ta peaks valetama kui kivid korras? Adresid valid nagunii oma softist.

[murphy]

vb tõesti, ainult arvasin, a asi selles et mälu ple raisata, ja nagunii mu peaplaadist jooksevad välja otsad kus ple iga lisaseadme jaoks eri otsa, ja kõige lihtsam varjant olex et võtta yx 486 EEPROM ja kirjata sinna sisse mis adresivahemikus miski on, või kasutada flashi ja fodt on fyysiliselt paika pandud adresivahemikus ja ylejäänud lisaseadmete vahemikud pannakse paika softi poolt, Näitex 3/4 adressiväljast on plashi jaox, ylejäänud jagatakse erinevatele seadmetele välja näiteks SRAMi kirjatu järgi. olex vähe lihtsam varjant katsetamiste jaox ja kui ei ehita kindlale asjale, Ise tegin DIM mälupesade peale.

[raivo]

TTL loogikas peaks 8sisendiga NAND element olema, sellega saad köige ylemised 256 baiti välja söeluda, ja siis lisada 3 > 8 dekoodri , nii läheb vähim mälu kaduma.
teine vöimalus on PLM-iga ( PALCE20V8 vms ) realiseerida.

[murphy]

selle loogikaga on jah lihtne aga keegi väitis selle viimase varjandi kohta et see kivike on yhekordselt progetav