PIC18F46J11 taktsagedus

[felch]

Õhtast!
Nimetet prosega tekkis anomaalia - töötab hulka madalamal sagedusel kui kvartsi/setingute järgi peaks. Kasutan 10 MHz + PLL. Viga tuli välja serial sides kus kuidagi ei õnnestu saada 115200 bd. 9600 töötab justkui oleks BRGH=0 aga initsialiseerimisel ütlen et BRGH=1 !?
Ossiga mõõtes on kvarts tüesti 10 MHz peal võnkumas, PLLi tööd kivi sisse ei näe (peaks laskma mingi sagedusega signaali välja saata..). On ehk kellelgi sama anomaaliat olnud ? Mida teha?
Konf:

;**** Prose konfi (ropud :) sõnad ****
        CONFIG   XINST=OFF, STVREN=OFF, WDTEN=OFF        ; 
        CONFIG   CP0 = OFF                            ; koodimälu kaitseta
        CONFIG   IESO=OFF, FCMEN=OFF, LPT1OSC=OFF,T1DIG=OFF,OSC=HSPLL
        CONFIG   WDTPS=32768
        CONFIG   DSWDTPS=32, DSWDTEN=OFF,DSBOREN=OFF,RTCOSC=T1OSCREF

Initsialiseerimine:

;---- serial port 1 --------------                 ; moodulitevaheline võrk
                movlw    B'00100110'                ; 8 bitine saade
                movwf    TXSTA1
                movlw    B'10010000'                ; 8-bitine vv
                movwf    RCSTA1
                nop
                nop
                nop
                nop
                bcf        BAUDCON1,BRG16
                bcf        TXSTA1,SYNC            ; kordame veel ja aeglaselt ...
                bsf        TXSTA1,BRGH             ; et mölakas pihta saaks. Vist ei saa :(
                bcf        PIR1,RC1IF                
;                bsf        PIE1,RC1IE                ; luba RC1 int
                movlw    .21                        ; baudrate = 115200 @ 40 MHz
                movwf    SPBRG1

[dieter]

Vs: PIC18F46J11 taktsagedus

PLL puhul ju vaja lisaks OSC=HSPLL
lisaks määrata ka kordajad/jagadad selle kohta, mis sageduse see PLL kokku segama peab!?

näiteks ühe teise pic18 puhul on 96MHz peal käigus veel igasugu pll teemalised bitid nagu

__CONFIG _CONFIG1L, _PLLDIV_1_1L & _CPUDIV_OSC1_PLL2_1L & _USBDIV_2_1L;
__CONFIG _CONFIG1H, _FOSC_XTPLL_XT_1H;

selle 18f46j11 klotsi jaoks praegu vaatasin korra datasheet paneb sootuks segast mu arust.

peatükk 2. oscillator configurations, pll kohta ütleb selgesti, et pll jaoks vaja confida, bitid config1L ja config1H ja config2L. aga kui minna peatükk 25. special features cpu. configuration bits, siis seal pll teemalised bitid on ju puudu sootuks mu arust ja pole ka midagi konfida sealt

EDIT:
osctune register selgub peab pll tegeliku sageduse paika panema ja pll sisse lülitama

[felch]

Vs: PIC18F46J11 taktsagedus

        CONFIG   IESO=OFF, FCMEN=OFF, LPT1OSC=OFF,T1DIG=OFF,OSC=HSPLL

Ehk siis PLL nagu oleks sisse lülitet. USB-d sellel prosel ei ole.
/F

PS. OSCTUNE mõjub minu meelest vaid sisemisele genele. Mul on aus kvarts küljes

[dieter]

Vs: PIC18F46J11 taktsagedus

http://ww1.microchip.com/downloads/en/DeviceDoc/39932b.pdf

kirjutab sedasi:

HSPLL High-Speed Crystal/Resonator mode,
PLL can be enabled or disabled in
software

...

The OSCTUNE register is also used to activate or disable the
Phase Locked Loop (PLL)

...

PLL operation is controlled through software. The
control bit, PLLEN (OSCTUNE<6>), is used to enable
or disable its operation.

[felch]

Vs: PIC18F46J11 taktsagedus

Mnjah, seda ma ei viitsinud lugeda...proovin kohe esmaspäeval järgi. Äkki tõesti. Muud prosed on seni konfisõnadele kuuletunud aga see ongi veidi omamoodi kivi.

[felch]

Vs: PIC18F46J11 taktsagedus

...PLL operation is controlled through software. The
control bit, PLLEN (OSCTUNE<6>), is used to enable
or disable its operation.

Ja oligi nii, tänud!